澳门太阳城注册平台 > 太阳城在线注册平台 >

太阳城在线开户平台

45 短沟道效应和窄沟道效应Chapter4 MOSFETppt

  1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。

  * * 半导体器件原理 ch4-5 短沟道效应和窄沟道效应 郭伟玲 4.5 短沟道效应和窄沟道效应 Chapter4 MOSFET 1.概述 长沟道理论假定沟道长度大到足可以忽略边缘效应,用缓变沟道近似对器件进行一维分析。如果器件的沟道长度小到可以与源结和漏结的耗尽层宽度相比拟时,源结和漏结的耗尽区将对沟道内电势分布有着显著的影响,不能再用缓变沟道近似来处理,而要用二维分析。同时沟道内自由载流子的漂移速度将达到饱和。偏离了长沟器件特性的种种现象总称为短沟道效应。 具体来说,短沟道效应主要指 (1)阈值电压随沟道长度的下降而下降; (2)沟长缩短以后,漏源间高电场使迁移率下降,跨导下降; (3)弱反型漏电流将随沟道长度缩小而增加,并出现夹不断情况。 当 MOSFET 的沟道长度 L↓时, 分立器件: 集成电路: 但是随着 L 的缩短 ,将有一系列在普通 MOSFET 中不明显的现象在短沟道 MOSFET 中变得严重起来,这一系列的现象统称为 “ 短沟道效应 ” 。 A、阈电压的短沟道效应 实验发现,当 MOSFET 的沟道长度 L 缩短到可与源、漏区的结深 xj 相比拟时,阈电压 VT 将随着 L 的缩短而减小,这就是 阈电压的短沟道效应 。 代表沟道下耗尽区的电离杂质电荷面密度。考虑漏源区的影响后,QA 应改为平均电荷面密度 QAG 。 原因:漏源区对 QA 的影响 QAG 减轻阈电压短沟道效应的措施 对n-MOS。QBM为负。 忽略漏、源的边缘效应时,栅极可控空间电荷区是由沟长和最大耗尽层宽度组成的矩型区,此时栅下空间电荷区的电荷总量 此器件的阈值电压为 当沟长缩短后,受栅极控制的栅下空间电荷总量减为 栅下单位面积上的平均电荷密度减至 由图几何尺寸得到 因此短沟道器件的阈值电压表达式为 图4-53有效阈电压与沟道长度的关系 QBM为负 可以看出,(1)tox越大,Cox越小,阈值电压变化越大,短沟道效应越大,为减小短沟道效应,VLSI/ULSI器件的栅氧厚度越来越薄。(2)衬底浓度越低,xdm越大,短沟道效应越大,这就是在亚微米器件中,为什么要用离子注入使衬底表面浓度形成高掺杂的原因。(3)结深xj越大,短沟道效应越大。 2.短窄沟效应 分析短沟道效应的器件几何模型 栅极加正电压表面达到强反型时,栅极上的每个正电荷都有场强线发出,长沟器件中不考虑边缘效应前提下,这些场强线将终止在反型层内的电子上或耗尽区内的电离受主上,表面空间电荷区里的负电荷是栅上正电荷的“感应电荷”,所有场强线条件下,表面耗尽区分布于截面为矩形的立方体内。沟道长度缩短,n+源区电离施主发出的场强线的一部分将终止在交界区的电离受主上,交界区的另一部分电离受主用来终止栅极正电荷发出的场强线。若将这种边缘效应考虑在内,VDS≈0条件下,表面耗尽区占有的空间变成截面为梯形的立方体。与不考虑边缘效应相比,表面耗尽区总电荷量减少,于是真正受到栅极控制的表面空间电荷区将随沟长的缩短而减小,引起阈值电压的漂移。 阈电压的窄沟道效应 实验发现,当 MOSFET 的沟道宽度 W很小时,阈电压 VT 将随 W的减小而增大。这个现象称为 阈电压的窄沟道效应。 图4-57沿沟道宽度方向的表面耗尽区分布 窄沟道效应发生于沟道宽度变小的MOST中,窄沟道效应起源于沟道宽度方向边缘上表面耗尽区的侧向扩展,这种侧向扩展与栅电极在沟道区以外场氧化膜上的覆盖有直接关系。图4-57代表铝栅MOST的一种典型情况,为了将栅电极引出,沟道两侧覆盖区的长度不均等。由于场氧化膜的厚度远大于栅氧化膜的厚度,栅极电压使沟道区强反型时,栅电极下场区一般处于耗尽或弱反型,其耗尽区厚度小于强反型区由此形成图4-57所表示的表面耗尽区分布。 图4-56有效阈电压与沟道宽度的关系 若考虑表面耗尽区的侧向扩展,栅电极上正电荷发出的场强线除大部分终止于栅氧化层下耗尽区电离受主以外,还有一部分场强线终止于侧向扩展区电离受主,结果是使终止于反型层的场强线数目减少,沟道电荷减少,电阻增大,从而导致有效阈电压上升。 3.迁移率调制效应 所谓迁移率调制是指电场调制迁移率,即沟道载流子漂移速度随电场强度变化的现象。它将导致: 饱和漏源电压及饱和漏电流都小于长沟理论预示值。 IDsat与(VG-VT)间不呈现平方关系,而近似是线性变化关系,饱和区跨导近似等于常数。 明显的不完全饱和,沟道长度越短,饱和区漏源电导越大 沟道载流子水平方向漂移速度vy,低场区vy正比于Ey,迁移率等于常数;随着Ey增大,vy上升逐渐变慢直至Ey增加到极限散射漂移临界场强,载流于漂移速度达到最大值-极限散射漂移速度。在我们的分析中采用以下经验公式表示vy: μeff =μS为低场表面迁移率(不考虑寄生因素),EC为速度饱和临界电场。 (4-235) 当 VGS VT 且继续增大时,垂直方向的电场 E x 增大,表面散射进一步增大,? 将随 VGS 的增大而下降, 式中, A、VGS 对 ? 的影响 当 VGS 较小时, 式中, N 沟道 MOSFET 中的典型值为 3.迁移率调制效应 现在利用(4-235)式可以推导考虑迁移率调制的非饱和区电流-电压方程: 由于 所以漏电流减小了。 我们已经知道,长沟MOSFET的漏电流饱和机构是沟道漏端夹断。短沟器件漏电流饱和机构不同于长沟器件。沟道中随水平方向场强增加,载流子漂移速度逐渐趋向饱和,一旦增加到临界场强,vy达到vsl就不再增大,这叫做漂移速度饱和。短沟MOST由于沟道短,一定VDS之下的沟道水平方向场强高,所以更有可能出现漂移速度饱和。根据(4-52)式,在一定的ID之下,沟道内各点Qn(y)与dV(y)/dy的乘积等于常数。Qn(y)从源端到漏端是逐渐减小的,因而Ey从源到漏必将是逐渐增大,漏端水平电场最强。随VDS增加,沟道漏端可能最先达到临界场强,出现漂移速度饱和。 (4-242) 短沟MOST正是由于沟道短,不需要太高的VDS,即可出现漏端速度饱和,而此时沟道尚未夹断。漏端一但达到速度饱和,从此再增加VDS,vy(L)将保持等于Vsl不变;没有任何原因能使Qn(L)增大,Qn(L)也不会是减小,只能是保持不变。因而从漏端速度饱和开始,漏极电流饱和,器件进入饱和区工作。漏端达到速度饱和的漏源电压即饱和漏源电压。VDS>VDsat时沟道中的起始速度饱和点向源端移动,VDS-VDsat降落在速度饱和区,其中场强超过极限散射漂移临界场强,载流子以vsl漂移,起始饱和点到源端的电势差保持等于VDsat不变。 现在可以推导得出饱和漏电流: (4-246) 如果沟道特别短,满足EcL<<VGS一VT时 线性关系 但不再反比于L。 普通 MOSFET 在饱和区的跨导为 特点: 短沟道 MOSFET 在饱和区的跨导为 特点: 与 ( VGS -VT ) 及 L 均不再有关,这称为 跨导的饱和。 对跨导的影响 这样就用迁移率调制效应解释了短沟MOST输出特性的第①和第②种偏离现象。 (4-248) 对最高工作频率的影响 普通 MOSFET 的饱和区最高工作频率为 特点:fT 正比于 (VGS - VT),反比于 L2 。 短沟道 MOSFET 的饱和区最高工作频率为 特点:f?T 与 VGS 无关,反比于 L 。 4.漏场感应势垒下降(DIBL)效应 (DIBL)=Drain Induced Barrier Lowering. 短沟道器件,由于源和漏扩散区互相靠近,它们之间的空间间隔有可能不够容纳两个耗尽区,VDS>0时,从漏区发出的场强线的一部分一直穿透到源区,漏区增加的电荷不仅对靠近漏区的沟道及耗尽区有影响,而是对整个栅极下面半导体内的表面电荷都有影响,这就使源端势垒降低。沟道长度越短, VDS越大,贯穿的电力线越多,势垒降低的也就越多,这一现象称为DIBL效应。源漏两区之间的势垒降低后,就有更多电子由源区注入沟道区,从而形成ID。 考虑DIBL效应,可以解释短沟道MOST中出现的两个重要现象。 第一个现象是衬偏电压等于常数时有效阈电压随VDS增加而下降。 图 4-58表面电子势能分布 ① L 缩短后,ID ~ VGS 特性曲线中由指数关系过渡到平方关系的转折电压(即阈电压 VT )减小。 ② 普通 MOSFET 的 IDsub 当 VDS (3 ~ 5) (kT/q) 后与 VDS 无关,短沟道 MOSFET 的 IDsub 则一直与 VDS 有关。 ③ 亚阈区栅源电压摆幅的值 随 L 的缩短而增大,这表明短沟道 MOSFET 的 VGS 对 IDsub 的控制能力变弱,使 MOSFET 难以截止。 表面 DIBL 效应 VFB VGS VT 时,能带在表面处往下弯,势垒的降低主要发生在表面,它使亚阈电流 IDsub 产生如下特点: 体内 DIBL 效应 VGS VFB 时,能带在表面处往上弯,表面发生积累,势垒的降低主要发生在体内,造成体内穿通电流 。而穿通电流基本上不受 VGS 控制,它也使 MOSFET 难以截止。 长沟道亚阈值特性最小沟道长度的下述经验公式: Lmin=0.4[xjtox(WS+WD)2]1/3μm (4-249) 式中xj(μm)为源漏结深,t0X(A)为栅氧化层厚度,Ws(μm)为源耗尽区宽度,WD(μm)为漏耗尽区宽度。 5.长沟道亚阈值特性的最小沟道长度 短沟道高性能器件结构举例 1.按比例缩小(Scaling)MOSFET(经典恒电场等比例缩小规律) 削弱短沟道效应的方法之一是将MOSFET的尺寸和电压按一定比例缩小,缩小的MOSFET由于其内部电场仍与未缩短的MOSFET相同,故其短沟道效应亦与未缩小的相同。如果在未缩小的MOSFET中短沟道效应不明显,则在缩小的MOSFET中短沟道效应也将不明显,这样就在缩短沟道长度的同时削弱了短沟道效应。 MOSFET特性是否呈现短沟道效应不是简单地根据沟道几何长度来判定,而是根据电学特性相对于长沟特性的偏离。可以按以下两种方法区分长沟器件与短沟器件。 ①测量导通状态下漏电流随1/L的变化关系。长沟器件ID与1/L间满足线性变化关系,偏离线性关系即意味着出现短沟道效应,一般选择ID~1/L曲线%的L作为长沟器件的最小沟道长度。 ②测量亚阈电流随VDS的变化。长沟器件应当满足VDS>3kT/q时,IDsub不随VDS变化,在两个指定的VDS之下测出的IDsub若不相等,则发生了短沟道效应,一般将亚阈电流相对变化增加10%的L作为长沟器件的最小沟道长度。 图4-61 ID及ΔID随1/L的变化关系 (1)结构尺寸 6.短沟道高性能器件结构举例 将器件各部位尺寸均缩小K倍:沟长L’=L/K,沟宽W’=W/K;氧化层t’ox=tox/K;结深x’j=xj/K。表面最大耗尽层宽度x’dM=xdm/K。为保证表面最大耗尽层宽度缩小K倍,需将衬底杂质浓度提高K倍,并加上适当的衬底偏压VBS,使器件强反型时的表面势也缩小K倍,即 经过这样缩小之后,表面最大耗尽层厚度: (2)缩小器件的电特性 为保证缩小MOS漏源间沟道的横向电场及纵向电场均不变,其漏源电压随沟道长度缩小K倍;而栅源电压应随栅氧化层厚度缩小K倍,即V’DS=VDS/K,V’GS=VGS/K。 (a)阈值电压VT的变化 (n-MOS) (4-17) 其中Vs(inv)=2φF 第一项和第二项随杂质浓度增加而变化, 但二者的变化基本相互抵销。第三和第四项都缩小了K倍,因而V’T=VT/K。 (b)漏电流变化 沟道宽长比不变,β因子随tox缩小而增大K倍,方括号电压均缩小K倍,其结果I’DS=IDS/K。 热电子效应 沟道中漏附近能量较大的电子称为 热电子,热电子若具有克服 Si ~ SiO2 间势垒 ( 约 3.1 eV ) 的能量,就能进入栅氧化层。这些电子中的一部分从栅极流出构成栅极电流 IG ,其余部分则陷在 SiO2 的电子陷阱中。这些电子将随时间而积累,长时期后将对 MOSFET 的性能产生如下影响: (a) VT 向正方向漂移,即 VT 随时间而逐渐增大。 (b) 因迁移率下降而导致跨导 gm 的退化。 (c) 因界面态密度增大而导致亚阈电流 IDsub 的增大。 由于热电子效应与 IG 成比例,所以可用测量 IG 的大小来推算热电子效应的大小。IG 与 VDS、VGS及 L 有关。IG 随 VDS 的增加而增加。对于 VGS ,则在 VGS = VDS 附近出现峰值。IG 随 L 的缩短而增加。 MOSFET 的结构及发展方向 MOSFET 的发展方向主要是沟道长度的不断缩短,目前已经缩短到小于 0.1 ?m 。这种发展趋势可以用 摩尔定律 来描述: MOS 集成电路的集成度每 18 个月翻一番,最小线 年下降一半。目前预测的最小极限尺寸是 25 nm,尽管这种对极限尺寸的预测也在不断下调。 MOSFET 的发展过程,就是在不断缩短沟道长度的同时,尽量设法消除或削弱短沟道效应的过程。 器件参数的缩小比例 恒场按比例缩小法则 恒场按比例缩小法则的局限性 (1) 亚阈区摆幅 S 不变会使亚阈电流相对增大,对动态存储器特别不利。 (2) 某些电压参数不能按比例缩小,例如 Vbi 和 2?FB 等。 (3) 表面反型层厚度 b 不能按比例缩小。可以将反型层看作一个极板间距为 b 且与 COX 相串联的电容,使总的有效栅电容偏离反比于 TOX 的关系而逐渐饱和(即COX值不再增大)。 (5) 电源电压不能完全按比例缩小。 (4) 寄生电阻的限制。 其它按比例缩小法则 (1) 修正的恒场按比例缩小法则(电压电流不变) (2) (3) 恒亚阈电流缩小法则 (4) 恒压按比例缩小法则 偏离长沟道10%为短沟道。 双扩散 MOSFET (1) 沟道长度由两次反型扩散的结深之差决定。可以使沟道长度制作得又短又精确。 特点: (2) 在沟道和漏区之间插入一个 N? 漂移区,可以消除寄生电容 C?gd ,提高漏源击穿电压,减小沟道长度调制效应,防止漏源穿通,抑制衬底电流和热电子效应等。 SOS - MOSFET 特点:由于兰宝石的优良绝缘性而大大减小了源、漏区与衬底之间的寄生电容,故具有较高的速度。此外,在 SOS 结构中可以腐蚀掉不需要的部分,只剩下 MOSFET 的有源部分,可在集成电路中实现各 MOSFET 之间的完全电隔离。 在兰宝石 (α-Al2O3 ) 衬底上外延生长单晶硅薄膜,在此薄膜上制作的 MOSFET,称为 SOS-MOSFET。 深亚微米 MOSFET A、量子效应的影响 对于深亚微米 MOSFET,根据按比例缩小法则,必须采用重掺杂衬底和薄栅技术。这样能带在表面的弯曲将形成足够窄的势阱,使反型层中的载流子在界面处 量子化。计算表明,量子效应使反型层电子浓度的峰值离开界面。可以将该现象等效为栅氧化层厚度的增加,从而导致漏极电流的衰退。 B 栅耦合 按比例缩小法则要求 MOSFET 的栅氧化层厚度随沟道长度的缩短而减薄,以保持栅电极与沟道电荷之间有足够的耦合。每一代新的 MOSFET 都采用了更薄的栅氧化层。但是栅氧化层厚度的减薄将受到下面几个因素的限制。 首先,当栅氧化层非常薄时,栅极与沟道之间的 电子直接隧穿电流 将显著增大,导致栅电流的增大和输入阻抗的下降。 其次,以下三个因素使 有效 栅氧化层厚度不能随 实际 栅氧化层厚度的减薄而下降。 (1) 有一定厚度的表面反型层可等效为一个与栅氧化层电容COX串连的反型层电容,削弱了栅电极对沟道电荷的耦合作用,相当于增加了有效栅氧化层厚度。 (2) 量子效应使反型层电子浓度的峰值不在表面,而在表面以下约 1 nm 处,这也相当于增加了有效栅氧化层厚度。 (3) MOS 集成电路中都采用硅栅技术。当硅栅中靠氧化层一侧的部分多晶硅发生耗尽时,这层耗尽层就起到了绝缘层的作用,再次增加了有效栅氧化层厚度。 为了避免直接隧穿效应,可以通过 提高栅介质的介电常数而不是降低栅介质的厚度 的方法来提高栅电容。为了避免多晶硅出现耗尽层的影响,可以采用 难熔金属 或 难熔金属硅化物 作为栅电极材料。 C、速度过冲效应 在电子的输运过程中,如果不能发生足够的散射,就会导致电子被加速到超过饱和漂移速度的速度,这种现象称为 速度过冲效应。速度过冲效应将使电子的平均速度超过饱和漂移速度,从而使 MOSFET 的漏极电流和跨导增大。 理论计算表明,随着 MOSFET 尺寸的缩小,速度过冲效应将会变得很重要。 尺寸缩小到一定程度,就会受到物理效应的限制。具体的讲有四种极限, 1nm是研究的极限,因为1nm相当于13个硅原子并排放在一起的尺度,再往下就没有理论研究的意义了; 1-4nm是物理极限,这时量子效应已很明显,会使器件无法工作,即使有新型器件结构出现,也将无法用于ULSI; 4nm是制造极限,工艺水平无法实现更小的尺寸需求,在这个极限以下就只能做理论研究,而无法制作样品了; 9nm是成本效益的极限,这种器件即使能研制出来,它的成本已经超过尺寸减小带来的好处了,性价比就会下降,因此没有实用价值。 目前25nm工艺即将投入使用,离9nm的成本效益极限已经不远了。但是到达尺寸极限并不意味着微电子学研究的结束,更多新型的富有挑战性的研究方向也在不断涌现,如纳米器件,光互连等前沿技术,指出了集成电路芯片发展的美好前景。 关于Si集成电路尺寸的极限探索